2007智多微电子集成设计考题

rickyice 发表于 2006-11-20 9:33:00 digital的题 1，asic流程 2，两级寄存器的design，中间有加一些组合逻辑延时，还有输入输出延时什么的，要求画时序和求最大时钟。 3,一段verilog代码，要求找出错误和修改。 4,一个序列检测状态机（夏语闻那本书上的例子），给你画出了状态转换图，比书上的少了后面几个状态，要求写代码，并且说出这样设计存在什么问题。 5，4-MUX，要求用if-else 和case分别描述，并说明优劣。 16号考得。

阅读全文 | 回复(8) | 引用通告 | 编辑

Re:2007智多微电子集成设计考题

乐乐(游客)发表评论于2007-3-9 22:26:00 考研面试不知道会出这样的题不？

个人主页 | 引用 | 返回 | 删除 | 回复

Re:2007智多微电子集成设计考题

xjg1111发表评论于2007-7-31 19:29:00 chipnuts???

个人主页 | 引用 | 返回 | 删除 | 回复

.: Announcement <<2009校园招聘全面开始>>    Welcome Everyone  载入中... 重点推荐论坛:http://bbs.dicder.com/

.: Latest Update  载入中... Pls abide the law and rules of 21IC in your reply words! Thank you~ 载入中...

.: Leave your message here 载入中...

站长个人入口
Click above butten to check visitors  

.: 我的藏经阁 rickyice 21IC.COM之IC设计版---版主 Dicder.com之综合和低功耗版版主    免责声明 本站资料部分来自于互联网,其版权归原作者或其他合法者所有.